Texas Instruments TPS65810 Evaluation Module TPS65810EVM TPS65810EVM 데이터 시트

SLVS658B – MARCH 2006 – REVISED FEBRUARY 2007

The TPS65810 is compatible with a host-controlled environment, with internal parameters and status information
accessible via an I

2

C interface. An I

2

C communication port provides a simple way for an I

2

C compatible host to

access system status information and reset fault modes, functioning as a SLAVE port enabling I

2

C compatible

hosts to WRITE to or to READ from internal registers. The TPS65810 I

2

C port is a 2-wire bidirectional interface

using SCL (clock) and SDA (data) pins; the SDA pin is open drain and requires an external pullup. The I

2

C is

designed to operate at SCL frequencies up to 400 kHz. The standard 8 bit command is supported, the CMD part
of the sequence is the 8 bit register address to READ from or to WRITE to.

The internal TPS65810 registers are loaded during the initial power-up from an internal, non-volatile memory
bank. The power-up default values are described in the sections detailing the registers functionality.

The register contents remain intact as long as OUT pin voltage remains above the internal UVLO threshold,
V

UVLO

. All register bits are reset to the internal power up default when the OUT pin voltage falls below the V

UVLO

threshold or if the HOT_RESET pin is set to LO.

The I

2

C specification contains several global addresses, which the slaves on the bus are required to respond to.

The TPS65810 only responds (ACK) to addresses: 0x90 and 0x91 and does not respond (NACK) to any other
address.

TPS65810 I

2

C WRITE ADDRESS

1

0

0

1

0

0

0

0

TPS65810 I

2

C READ ADDRESS

1

0

0

1

0

0

0

1

I/O DATA BUS

B7

B6

B5

B4

B3

B2

B1

B0

The TPS65810 does not support incremental read operations. Each register must be accessed in a single read
operation.

The TPS65810 I

2

C engine does not create START or STOP states on the I

2

C bus during normal operation.

When the sleep mode is set SDAT is held LO by the TPS65810. The overall system operation is not affected, as
in sleep mode all TPS65810 integrated supplies are disabled and no power is available for any external devices
connected to the TPS65810 SDAT pin. When sleep mode ends the SDAT pin is released before the TPS65810
integrated regulated supplies are enabled. See section on

for additional details on sleep mode operation.

The following conventions are used when describing the communication protocol:

START sent from host

S

STOP sent from host

P

TPS65810 I

2

C slave address sent from host, bus direction set from host to TPS65810 (WRITE)

hA0

Copyright © 2006–2007, Texas Instruments Incorporated

27

Product Folder Link(s):