Texas Instruments Evaluation Module for 1A Positive Fixed Voltage Linear Regulator TLV1117LV33EVM-714 TLV1117LV33EVM-714 데이터 시트

Where T

J

is the junction temperature, T

A

is the ambient temperature, P

D

is the power dissipation in the

device (Watts), and

θ

JA

is the thermal resistance from junction to ambient. All temperatures are in degrees

Celsius. The maximum silicon junction temperature, T

J

, must not be allowed to exceed 150

°

C. The layout

design must use copper trace and plane areas smartly, as thermal sinks, in order not to allow T

J

to exceed

the absolute maximum rating under all temperature conditions and voltage conditions across the part.

The layout should consider carefully the thermal design of the PCB for optimal performance over
temperature. For this EVM,

shows the PCB top V

OUT

plane has twenty-four 6-mil thermal via

connections to the bottom side copper V

OUT

plane to dissipate heat. The PCB is a two layer board with

2oz. copper on top and bottom layers. The DCY package drawing can be found at the Texas Instruments
web site in the product folder for the TLV1117LVxx LDO.

repeats information from the Dissipation Ratings Table of the TLV1117LV series data sheet for

comparison with the thermal resistance,

θ

JA

, calculated for this EVM layout to show the wide variation in

thermal resistances for given copper areas. The High-K value is determined using a standard JEDEC
High-K (2s2p) board having dimensions of 3-inch x 3-inch with 1-oz internal power and ground planes and
2-oz copper traces on top and bottom of the board.

θ

θ

°

°

High-K

DCY

62.9

°

C/W

1.59 W

874 mW

TLV1117LVxxEVM-714

DCY

47.8

°

C/W

2.615 W

1.674 W

4

SLVU449B

–

March 2011

–

Revised May 2011

Copyright

©

2011, Texas Instruments Incorporated