Texas Instruments 180 to 100 Pin DIMM Adapter TMDSADAP180TO100 TMDSADAP180TO100 데이터 시트

SPRS825C – OCTOBER 2012 – REVISED FEBRUARY 2014

shows the internal structure of the IPC peripheral used to synchronize program execution and

exchange of data between the Cortex-M3 and the C28x CPU. IPC can be used by itself when
synchronizing program execution or it can be used in conjunction with Message RAMs when coordinating
data transfers between processors. In either case, the operation of the IPC is the same. There are two
independent sides to the IPC peripheral—MTOC (Master to Control) and CTOM (Control to Master).

The MTOC IPC is used by the Master Subsystem to send events to the Control Subsystem. The MTOC
IPC typically sends events to the Control Subsystem by using the following registers: MTOCIPCSET,
MTOCIPCFLG/MTOCIPCSTS

(2)

, and MTOCIPCACK. Each of the 32 bits of these registers represents

32 independent channels through which the Cortex-M3 CPU can send up to 32 events to the C28x CPU
via software handshaking. Additionally, the first 4 bits of the MTOCIPC registers are supplemented with
interrupts. To send an event via channel 2 from Cortex-M3 to C28x, for example, the Cortex-M3 and C28x
CPUs use bit 2 of the MTOCIPCSET, MTOCIPCFLG/MTOCIPCSTS, MTOCIPCACK registers. The
handshake starts with the Cortex-M3 polling bit 2 of the MTOCIPCFLG register to make sure bit 2 is ‘0’.
Next, the Cortex-M3 writes a ‘1’ into bit 2 of the MTOCIPCSET register to start the handshake. In the
mean time, the C28x is continually polling the MTOCIPCSTS register while waiting for the message. As
soon

as

the

Cortex-M3

writes

‘1’

to

bit

2

of

the

MTOCIPCSET

register,

bit

2

of

MTOCIPCFLG/MTOCIPCSTS also turns ‘1’, thus announcing the event to the C28x. As soon as the C28x
CPU reads a ‘1’ from the MTOCIPCSTS register, the C28x CPU should acknowledge by writing a ‘1’ to
bit 2 of the MTOCIPCACK register, which in turn, clears bit 2 of the MTOCIPCFLG/MTOCIPCSTS
register, enabling the Cortex-M3 to send another message. Since the first four channels (bits 0, 1, 2, 3)
are backed up by interrupts, both processors in the above example can use IPC interrupt 2 instead of
polling to increase performance.

A similar handshake is also used when sending data (not just event) from the Master Subsystem to the
Control Subsystem, but with two additional steps. Before setting a bit in the MTOCIPCSET register, the
Cortex-M3 should first load the MTOC Message RAM with a block of data that is to be made available to
the C28x. In the second additional step, the C28x should read the data before setting a bit in the
MTOCIPCACK register. This way, no data gets lost during multiple data transfers through a given block of
the message RAM.

The CTOM IPC is used by the Control Subsystem to send events to the Master Subsystem. The CTOM
IPC typically sends events to the Master Subsystem by using the following three registers: CTOMIPCSET,
CTOMIPCFLG/CTOMIPCSTS, and CTOMIPCACK. The process is exactly the same as that for the MTOC
IPC communication above.

(2)

Note that physically MTOCIPCFLG/MTOCIPCSTS is one register, but it is referred to as the MTOCIPCFLG register when the Cortex-M3
CPU reads it, and as the MTOCIPCSTS register when the C28x CPU reads it.

Copyright © 2012–2014, Texas Instruments Incorporated

161

Product Folder Links: