Texas Instruments CC2650DK 사용자 설명서

The command window can be closed by doing an IR scan, going to test logic reset, or by an ECL
command. The ECL command is a subcommand of the STMC (opcode 0) command. The ECL command
assumes the TAP state is starting from Pause DR.

1. Goto Scan (Through Update DR to Pause DR)—Does a Zero Bit scan to load CP0 with 0.

2. Scan DR (1 bit, end in Pause DR)—Load CP1 with 1.

3. Goto Scan (Through Update DR to Pause DR)—Complete CP1 by going through update.

When the command window is closed, the device TAP couples so any subsequent scans (IR

or DR) are issued to the device TAP.

ICEPick is the primary TAP in the chip. It acts as the IEEE 1149.1 JTAG-compliant top-level router for the
chip. Conceptually, ICEPick can be viewed as a bank of switches that can connect or isolate a module-
level TAPs to and from the higher level chip TAP. The module-level TAPs are called secondary TAPs,
while the primary TAP and external JTAG signals are called the master scan path. The ICEPick TAP
appears as the first TAP and only TAP in the scan path following a power on. None of the secondary
TAPs are selected or visible in the master scan path. From the perspective of the external JTAG interface,
secondary TAPs that are not selected appear to not exist. The ICEPick TAP has several scan paths of its
own to support secondary TAP selection, control, and status. ICEPick enables dynamic scan chain
management and can select one or several slave TAPs and link them in the scan chain.

A number of control bits are associated with each secondary TAP within ICEPick. Some of these bits
apply strictly to the TAP being managed by ICEPick, while others apply to the whole subsystem or power
domain in which the secondary TAP resides. These control bits deal with the TAP selection for inclusion in
the scan path, secondary TAP test reset management, and debug attention needed.

A number of status bits are associated with each secondary TAP within ICEPick. These status bits report
the accessibility, visibility, power, and clock states.

The communication protocol can be changed to 4-pin configuration after establishing connection between
debug application and on chip cJTAG TAP using 2-pin mode. When cJTAG switches to 4-pin mode, TDI
and TDO are mapped automatically to pins through IOC and this has precedence over any other function
that was mapped to corresponding pads before switching occurs. Switching from 4-pin to 2-pin mode is
also supported.

Each secondary TAP has been assigned a number. The TAP numbering is linear and starts with 0. The
number assigned to a secondary TAP corresponds to its location within the secondary control and status
registers in ICEPick. The first selected TAP is the TAP with the lowest number, while the last selected
TAP is the TAP with the highest number. The ICEPick module has a firewall for unauthorized access of
slave TAPs.

lists the available TAPs, their corresponding order, and the availability of these

TAPs for end user. The open TAPs can be locked by writing to the corresponding field in the customer
configuration area.

397

SWCU117A – February 2015 – Revised March 2015

Copyright © 2015, Texas Instruments Incorporated