Texas Instruments DP130 Single-Source Evaluation Module DP130SSEVM DP130SSEVM 데이터 시트

= 150 kW

SLLSE57D – APRIL 2011 – REVISED JULY 2013

It is critical to reset the digital logic of the SN75DP130 after the V

DDD

supply is stable (i.e., V

DDD

has reached the

minimum recommended operating voltage). This is achieved by asserting the RSTN input from low to high. A
system may provide a control signal to the RSTN signal that transitions low to high after the V

DDD

supply is

stable, or implement an external capacitor connected between RSTN and GND, to allow delaying the RSTN
signal during power up. The implementations are shown in

and

When implementing the external capacitor, the size of the external capacitor depends on the power up ramp of
the V

DDD

supply where a slower ramp-up results in a larger value external capacitor.

Refer to the latest reference schematic for the SN75DP130 device and/or consider approximately 200nF
capacitor as a reasonable first estimate for the size of the external capacitor.

When implementing a RSTN input from an active controller, it is recommended to use an open drain driver if the
RSTN input is driven. This protects the RSTN input from damage of an input voltage greater than V

DDD

.

The SN75DP130 generates the Hot Plug Detect (HPD_SRC) signal to indicate to the source that a sink has been
detected. A low HPD_SNK signal input indicates no sink device is connected. When HPD_SNK is high, the
CAD_SNK signal indicates whether a DP sink (CAD_SNK=low) or a TMDS sink (CAD_SNK=high).

A sink device can request a source device interrupt by pulling the HPD_SNK signal low for a duration of 0.5ms to
1.0ms. The interrupt passes through the SN75DP130. If the HPD_SNK signal goes low for longer than 2ms, the
DP source determines that the sink device is disconnected. To conserve power, the SN75DP130 will go into a
power saving Standby mode after the HPD signal went low for a duration of t

T(HPD)

.

In the TMDS mode the AUX training logic is disabled and the Main Link transmits with a fixed output voltage
swing of 600mVpp; the pre-emphasis level is set to 0dB. Output swing and pre-emphasis level are also
adjustable by I

2

C IF. In TMDS mode all four Main Link output lanes are enabled.

Through the local I

2

C interface it is also possible to force the device to ignore HPD_SNK and CAD_SNK, and

control HPD_SRC and CAD_SRC directly.

The SN75DP130 offers an AUX source channel (AUX_SRC), AUX sink channel (AUX_SNK), a selectable DDC
interface (SDA_DDC/SCL_DDC) for TMDS mode, and a local I

2

C control interface (SCL_CTL / SDA_CTL). Upon

power-up, the SN75DP130 enables the connection between the AUX_SNK to the appropriate source interface
based on CAD_SNK.

describes the switching logic, including the programmability through the local I

2

C

interface.

Note that the DDC interface incorporates 60k

Ω pull-up resistors on SDA_DDC and SCL_DDC which are turned

on when CAD_SNK is high (TMDS mode) but turned off when CAD_SNK is low (DP mode).

Copyright © 2011–2013, Texas Instruments Incorporated

23

Product Folder Links: