Texas Instruments ADC12EU050: Ultra-low Power, Octal, 12-bit, 45 MSPS Sigma-Delta Analog-to-Digital Converter Evaluation Board Texas Instr ADC12EU050EB/NOPB 데이터 시트

제품 코드
ADC12EU050EB/NOPB
다운로드
페이지 14
+1.8V
D
ig
it
a
l
G
ro
u
n
d
+1.2V
+1.2V
A
n
a
lo
g
G
ro
u
n
d
D
ig
it
a
l
G
ro
u
n
d
Functional Description
3.4
Power Supply Connections
Power to the board is supplied through the power connectors P14, P16 and P18. The required voltages
are shown in
and described underneath.
Figure 3. Power Supply Connections
P14: Analog power and ground
ADC12EU050 analog supply, VA.
Connect VA to 1.2V, AGND to ground
Current can be measured across P13
P16: Digital power and ground
ADC12EU050 digital supply, VD
Connect VD to 1.2V, DRGND to ground
Current can be measured across P15
P18: Output driver power and ground
ADC12EU050 output driver supply, VDR
Connect VDR to 1.8V, DRGND to ground (same as DRGND of P16)
Current can be measured across P17
Generally, all grounds can be tied together, as can analog and digital supplies (VA and VD).
The data sheet for the ADC12EU050 specifies that the output driver supply voltage (VDR) can be 1.2V or
1.8V. Due to the design of the evaluation system, specifically the distance from the ADC12EU050 to the
Xilinx Virtex4 FPGA on the WaveVision5™ board and the connector through which the LVDS outputs are
routed, VDR should be kept at 1.8V.
A VDR of 1.2V can be used, but in this case the LVDS current drive (I_drive, SPI register 0x18, bits 3:2)
must be increased to 5mA.
3.5
Reset
The reset button pulls the RSTb pin of the ADC12EU050 low, resetting the ADC. The reset button only
affects the ADC, not any other component on the board, or on the WaveVision5™ board.
3.6
Sleep
The sleep switch puts the ADC input sleep mode, by connecting the SLEEP pin to VDR.
4
ADC12EU050: Ultra-low Power, Octal, 12-bit, 45MSPS Sigma-Delta Analog-
SNAU020 – September 2013
to-Digital Converter
Copyright © 2013, Texas Instruments Incorporated