Texas Instruments TPS55065EVM Evaluation Module TPS55065EVM TPS55065EVM 데이터 시트

www.ti.com

For proper operation of the TPS55065, JP1, JP2, JP3, JP4, JP5, and JP6 should be properly configured.
The recommended setting, using shorting blocks:

JP1 and JP2 to Fast

JP3 to Enabled

JP4 to Enabled

JP5 to Enabled, if 5Vg is used

JP6 to Shorted

In this configuration, the device powers up when power is applied. JP1, JP2 SCR0, SCR1 select how
switch pin slew rate is set: slow, medium-slow, medium-fast, or fast. JP3 LPM selects how Low Power
Mode is set: Enabled or Disabled. JP4 EN turns the device on or off. JP5 5Vg turns the regulated 5-V
output on or off. JP6 Bypass disables the low-pass filter located on the input supply to the device.

,

, and

show the board layout for the TPS55065EVM PWB. The EVM

offers resistors, capacitors, and jumpers to program the switch pin slew rate and regulator turn-on Delay.
Jumpers are also provided to enable the device and to enable the low-power mode option.

The TPS55065 offers high efficiency but does dissipate power. The PowerPAD™ package offers an
exposed thermal pad to enhance thermal performance. This must be soldered to the copper landing on
the PCB for optimal performance. The PCB provides 1-oz copper planes on the top and bottom to
dissipate heat.

7

SLIU003 – October 2009

Copyright © 2009, Texas Instruments Incorporated