Texas Instruments 2.95V to 6V, 4A SWIFT(tm) Converter Evaluation Module TPS54418EVM-375 TPS54418EVM-375 데이터 시트

제품 코드
TPS54418EVM-375
다운로드
페이지 18
2.9
Powering Up
Vin = 5 V / div
EN = 2 V / div
SS = 2 V / div
Vout = 2 V / div
Time = 5 msec / div
Vin = 5 V / div
EN = 2 V / div
SS = 2 V / div
Vout = 2 V / div
Time = 5 msec / div
3
Board Layout
3.1
Layout
www.ti.com
Board Layout
and
show the start-up waveforms for the TPS54418EVM-375. In
the output
voltage ramps up as soon as the input voltage reaches the UVLO threshold as set by the R
1
and R
2
resistor divider network. In
, the input voltage is initially applied and the output is inhibited by
using a jumper at J2 to tie EN to GND. When the jumper is removed, EN is released. When the EN
voltage reaches the enable-threshold voltage, the start-up sequence begins and the output voltage ramps
up to the externally set value of 1.8 V. The input voltage for these plots is 5 V and the load is 1
Ω
.
Figure 9. TPS54418EVM-375 Start-Up Relative to V
IN
Figure 10. TPS54418EVM-375 Start-up Relative to Enable
This section provides a description of the TPS54418EVM-375, board layout, and layer illustrations.
through
shows the board layout for the TPS54418EVM-375. The topside layer of the
EVM is laid out in a manner typical of a user application. The top, bottom and internal layers are 2-oz.
copper.
The top layer contains the main power traces for V
IN
, V
OUT
, and VPHASE. Also on the top layer are
SLVU280 – May 2009
TPS54418EVM-375 4-A, SWIFT™ Regulator Evaluation Module
9