Texas Instruments TPS2456 Dual 12V Protection and Blocking ORing Controller Evaluation Module TPS2456EVM TPS2456EVM 데이터 시트

제품 코드
TPS2456EVM
다운로드
페이지 14
LOAD 1
POWER
SUPPLY 1
+V
GND
+12V
GND
LOAD 2
+V
GND
POWER
SUPPLY 2
+12V
GND
LOAD 1
POWER
SUPPLY 1
+V
GND
+12V
GND
LOAD 2
+V
GND
GND
+12V
GND
+12V
Setup
www.ti.com
3.2
Alternate Configurations
Figure 2. Dual Channel
Jumper Configurations:
J20 and J22 Jump to enable the retry on fault option for each respective channel. Leave open to latch
channel off on fault.
J24 and J25: leave open to enable the OR-ing transistors. The OR-ing transistors are not required for this
application, but are installed on the board; and therefore, must be enabled. J10 jump pin 1 to pin 2 (Each).
Each channel has individual peak current limit.
Figure 3. Two Protected Loads
Jumper configurations:
J20 and J22 Jump to enable the retry on fault option for each respective channel. Leave open to latch
channel off on fault.
J24 and J25: leave open to enable the OR-ing transistors. The OR-ing transistors are not required for this
application, but are installed on the board; and therefore, must be enabled.
J10 jump pin 1 to pin 2 (Each). Each channel has individual peak current limit which protects the loads
from overcurrent. The input supply must be capable of providing current equal to 2 times the current limit
of a single channel. If the input power source rather than the loads needs to be protected from overcurrent
then jump pin 2 to pin 3 on J10 (Total). The total current draw from the input power supply is limited to the
peak current limit.
4
TPS2456EVM
SLVU368 – March 2010
Copyright © 2010, Texas Instruments Incorporated