Texas Instruments DAC8718 Evaluation Module DAC8718EVM DAC8718EVM 데이터 시트

Jumpers JP1 and JP2 are used to control the reference voltage for group A. JP1 is selectable by
connecting a jumper across pins 1 and 2 (2.5V) or 2 and 3 (5.0V). By default, a jumper is placed across
pins 1 and 2 to enable the 2.5V reference. JP2 selects whether to use the onboard reference selected by
JP1 (shunt pins 2 and 3) or use an external reference (shunt pins 1 and 2) from pin J1.18.

Jumper JP3 and JP4 are used to control the reference voltage for group B. JP3 is selectable by
connecting a jumper across pins 1 and 2 (2.5V) or 2 and 3 (5.0V). By default, a jumper is placed across
pins 1 and 2 to enable the 2.5V reference. JP4 selects whether to use the onboard reference selected by
JP3 (shunt pins 2 and 3) or use an external reference (shunt pins 1 and 2) from pin J1.20. By default, the
EVM is set to use the onboard 2.5V reference for REF-A and REF-B.

Jumpers JP6 and JP7 control the output signals OFFSET-A and OFFSET-B, respectively. When the
evaluation board is used in unipolar mode, pins 2 and 3 (on JP6 and JP7) must be shorted together to
connect OFFSET-A and OFFSET-B to ground. When the EVM board is used in bipolar mode, the shunt
must be applied across pins 1 and 2 on the jumpers (default mode). The OFFSET-A and OFFSET-B
signals are now routed to TP5 and TP6.

JP9 and JP10 set the IOV

DD

for the DAC8718. The IOV

DD

is selectable between 1.8V, 3.3V, or 5.0V.

Jumper JP10 selects between 5.0V (shunt pins 1 and 2) or 3.3V (shunt pins 2 and 3). JP9 selects
between the result from JP10 (shunt pins 2 and 3) or 1.8V (shunt pins 1 and 2). By default, IOV

DD

is set to

3.3V. See the schematic (appended to the end of this document) for more information.

Jumper JP11 selects the DV

DD

voltage. Shunting pins 1 and 2 enable DV

DD

to be 5.0V (default). Shunting

pins 2 and 3 set DV

DD

to 3.3V.

Jumper JP12 selects where to route the LDAC signal. By default, pins JP12.2 and JP12.3 are connected
to route the LDAC signal to J2.15. The shunt can be placed across JP12.1 and JP12.2 to route the LDAC
signal to J2.17.

The DAC8718 digital control inputs can be accessed through JP14 or the J2 header. CLR, RESET,
BTC/USB, WAKEUP, and LDAC are all initially pulled high to IOV

DD

through 10k

Ω

resistors. These signals

can be tied to ground by applying a shunt across the corresponding pins on J14 or through the J2 header.

JP14 is also used to access the GPIO signals. By default, all of the signals are pulled high to IOV

DD

through 10k

Ω

resistors. Placing a shunt vertically across the corresponding GPIO pin ties the GPIO signal

to ground. GPIO-0 and GPIO-1 can also be controlled through the J2 header.

JP15 is the AV

SS

selection for the DAC. AV

SS

can be connected to ground (shunt pins 2 and 3) for unipolar

operation mode or pin J3.1 (shunt pins 1 and 2) for bipolar operation. In bipolar mode, a voltage can be
applied to J3.1 to power the AV

SS

of the DAC8718.

Schematics for the DAC8718EVM are appended to this user's guide. The bill of materials is provided in

.

All components should be compliant with the European Union Restriction on Use of

Hazardous Substances (RoHS) Directive. Some part numbers may be either leaded or
RoHS. Verify that purchased components are RoHS-compliant. (For more information about
TI's position on RoHS compliance, see the

9

SBAU158A

–

February 2010

–

Revised May 2011

Copyright

©

2010

–

2011, Texas Instruments Incorporated