Texas Instruments DS100KR401EVK evaluation board DS100KR401EVK/NOPB DS100KR401EVK/NOPB 데이터 시트

SNLS395B – JANUARY 2012 – REVISED MARCH 2012

0000

B0

0001

B2

0010

B4

0011

B6

0100

B8

0101

BA

0110

BC

0111

BE

1000

C0

1001

C2

1010

C4

1011

C6

1100

C8

1101

CA

1110

CC

1111

CE

The SDA, SCL pins are 3.3V tolerant, but are not 5V tolerant. External pull-up resistor is required on the SDA.
The resistor value can be from 1 k

Ω

to 5 k

Ω

depending on the voltage, loading and speed. The SCL may also

require an external pull-up resistor and it depends on the Host that drives the bus.

During normal operation the data on SDA must be stable during the time when SCL is High.

There are three unique states for the SMBus:

START: A High-to-Low transition on SDA while SCL is High indicates a message START condition.

STOP: A Low-to-High transition on SDA while SCL is High indicates a message STOP condition.

IDLE: If SCL and SDA are both High for a time exceeding t

BUF

from the last detected STOP condition or if they

are High for a total exceeding the maximum specification for t

HIGH

then the bus will transfer to the IDLE state.

The device supports WRITE and READ transactions. See Register Description table for register address, type
(Read/Write, Read Only), default value and function information.

18

Copyright © 2012, Texas Instruments Incorporated

Product Folder Links: