Microchip Technology MA330028 데이터 시트

DS80000533H-page  6

 2011-2014 Microchip Technology Inc.

Center-Aligned 
Mode

Updates to active MDC/PDCx/ALTDTRx/PHASEx registers occur 
only once every two PWM periods.

Independent Time 
Base Mode

Under certain circumstances, updates to the OVRENH and 
OVRENL bits may be ignored by the PWM module.

Center-Aligned 
Mode

PHASEx register updates are delayed.

A/D Operation

CTMU does not work with the A/D Converter in 12-bit mode.

External 
Synchronization

Input Capture and Output Compare modules cannot be 
synchronized.

I/O

MCLR pin operation may be disabled.

Pin Functions that 
are Not 5V Tolerant

Select pins are not 5V tolerant.

I/O

Active-high logic pulse on the I/O pin with TMS function at POR.

Velocity Counter

Under certain circumstances, the Velocity Counter x register 
(VELxCNT) misses count pulses.

Position Capture

Under certain conditions, the captured position may be off by 



±1 count.

Position Capture

Position count captured at the rising edge of the HOME signal and 
not the INDEX signal.

Center-Aligned 
Mode

Under certain conditions, PWMxH and PWMxL are deasserted.

Current Reset 
Mode

When the PWM generator is configured to operate in Current Reset 
mode, the PWM Reset will happen only in every alternate PWM 
cycle.

External Reference

Op Amp/Comparator voltage reference fails when the voltage on 
V

REF

+ is less than 1.33V.

PWM Override

Glitch on PWMxH and PWMxL pins when override is turned off.

PWM Swap

When in Complementary mode, PWM swap feature does not 
function properly.

PWM Override

PWM override feature is not functional.

Receive Buffer

Read-Modify-Write operation on a CxRXFULx register may not 
update it correctly.