Atmel Xplained Evaluation Board AT32UC3A3-XPLD AT32UC3A3-XPLD 데이터 시트

32072H–AVR32–10/2012

In Ready mode (MODE.EXNWMODE = 3), the SMC behaves differently. Normally, the SMC
begins the access by down counting the setup and pulse counters of the read/write controlling
signal. In the last cycle of the pulse phase, the resynchronized NWAIT signal is examined.

If asserted, the SMC suspends the access as shown in 

. After deassertion, the access is completed: the hold step of the access is

performed.

This mode must be selected when the external device uses deassertion of the NWAIT signal to
indicate its ability to complete the read or write operation.

If the NWAIT signal is deasserted before the end of the pulse, or asserted after the end of the
pulse of the controlling read/write signal, it has no impact on the access length as shown in 

.

Figure 15-27. NWAIT Assertion in Write Access: Ready Mode (MODE.EXNWMODE = 3).

C L K _ S M C

A [A D _M S B :2]

N B S 0,  N B S 1, 

A 0 ,  A 1

N W E

N C S

D [15:0]

6

5

4

4

3

3

2

2

1

0

1

0

1

1

0

F R O Z E N   S T A T E

N W A IT

Inte rn ally  s ync hro n ize d  

N W A IT   s ig n a l

W rite cycle

E X N W M O D E  =   3  (R e ad y  m o d e)
W R IT E M O D E   =   1   (N W E _ co n tro lled)

N W E P U L S E   =   5
N C S W R P U L S E   =   7

0