Texas Instruments TMS320DM643x 사용자 설명서

4-1

System Clock Modes and Fixed Ratios for Core Clock Domains

4-2

Example PLL1 Frequencies and Dividers (27 MHZ Clock Input)

4-3

Example PLL2 Frequencies (Core Voltage = 1.2V)

4-4

Example PLL2 Frequencies (Core Voltage = 1.05V)

4-5

Peripheral I/O Domain Clock

4-6

Possible Clocking Modes

5-1

System PLLC1 Output Clocks

5-2

DDR PLLC2 Output Clocks

5-3

PLL and Reset Controller List

5-4

PLL and Reset Controller Registers

5-5

Peripheral ID Register (PID) Field Descriptions

5-6

Reset Type Status Register (RSTYPE) Field Descriptions

5-7

PLL Control Register (PLLCTL) Field Descriptions

5-8

PLL Multiplier Control Register (PLLM) Field Descriptions

5-9

PLL Controller Divider 1 Register (PLLDIV1) Field Descriptions

5-10

PLL Controller Divider 2 Register (PLLDIV2) Field Descriptions

5-11

PLL Controller Divider 3 Register (PLLDIV3) Field Descriptions

5-12

Oscillator Divider 1 Register (OSCDIV1) Field Descriptions

5-13

Bypass Divider Register (BPDIV) Field Descriptions

5-14

PLL Controller Command Register (PLLCMD) Field Descriptions

5-15

PLL Controller Status Register (PLLSTAT) Field Descriptions

5-16

PLL Controller Clock Align Control Register (ALNCTL) Field Descriptions

5-17

PLLDIV Ratio Change Status Register (DCHANGE) Field Descriptions

5-18

Clock Enable Control Register (CKEN) Field Descriptions

5-19

Clock Status Register (CKSTAT) Field Descriptions

5-20

SYSCLK Status Register (SYSTAT) Field Descriptions

6-1

DM643x DMP Default Module Configuration

6-2

Module States

6-3

IcePick Emulation Commands

6-4

PSC Interrupt Events

6-5

Power and Sleep Controller (PSC) Registers

6-6

Peripheral Revision and Class Information Register (PID) Field Descriptions

6-7

Interrupt Evaluation Register (INTEVAL) Field Descriptions

6-8

Module Error Pending Register 1 (MERRPR1) Field Descriptions

6-9

Module Error Clear Register 1 (MERRCR1) Field Descriptions

6-10

Power Domain Transition Command Register (PTCMD) Field Descriptions

6-11

Power Domain Transition Status Register (PTSTAT) Field Descriptions

6-12

Power Domain Status 0 Register (PDSTAT0) Field Descriptions

6-13

Power Domain Control 0 Register (PDCTL0) Field Descriptions

6-14

Module Status n Register (MDSTATn) Field Descriptions

6-15

Module Control n Register (MDCTLn) Field Descriptions

7-1

Power Management Features

9-1

TMS320DM643x DMP Master IDs

9-2

TMS320DM643x DMP Default Master Priorities

10-1

Reset Types

A-1

Document Revision History

SPRU978E – March 2008

7