Motorola MC68HC908MR32 사용자 설명서

Advance Information

MC68HC908MR16/MC68HC908MR32 — Rev. 4.0

290

Serial Communications Interface Module (SCI)

MOTOROLA

These receiver error flags in SCS1 can generate CPU interrupt requests:

•

Receiver overrun (OR) — The OR bit indicates that the receive 
shift register shifted in a new character before the previous 
character was read from the SCDR. The previous character 
remains in the SCDR, and the new character is lost. The overrun 
interrupt enable bit, ORIE, in SCC3 enables OR to generate SCI 
error CPU interrupt requests.

•

Noise flag (NF) — The NF bit is set when the SCI detects noise on 
incoming data or break characters, including start, data, and stop 
bits. The noise error interrupt enable bit, NEIE, in SCC3 enables 
NF to generate SCI error CPU interrupt requests.

•

Framing error (FE) — The FE bit in SCS1 is set when a logic 0 
occurs where the receiver expects a stop bit. The framing error 
interrupt enable bit, FEIE, in SCC3 enables FE to generate SCI 
error CPU interrupt requests.

•

Parity error (PE) — The PE bit in SCS1 is set when the SCI 
detects a parity error in incoming data. The parity error interrupt 
enable bit, PEIE, in SCC3 enables PE to generate SCI error CPU 
interrupt requests.

The WAIT and STOP instructions put the MCU in low power- 
consumption standby modes.

The SCI module remains active after the execution of a WAIT 
instruction. In wait mode the SCI module registers are not accessible by 
the CPU. Any enabled CPU interrupt request from the SCI module can 
bring the MCU out of wait mode.

If SCI module functions are not required during wait mode, reduce power 
consumption by disabling the module before executing the WAIT 
instruction.