Motorola MC68HC908MR32 사용자 설명서

Analog-to-Digital Converter (ADC)

Functional Description

MC68HC908MR16/MC68HC908MR32 — Rev. 4.0

Advance Information

 

MOTOROLA

Analog-to-Digital Converter (ADC)

 345

In continuous conversion mode, the ADC data registers ADRH and 
ADRL will be filled with new data after each conversion. Data from the 
previous conversion will be overwritten whether that data has been read 
or not. Conversions will continue until the ADCO bit is cleared. The 
COCO bit is set after the first conversion and will stay set for the next 
several conversions until the next write of the ADC status and control 
register or the next read of the ADC data register.

The conversion result may be formatted in four different ways: 

1. Left justified

2. Right justified

3. Left Justified sign data mode 

4. 8-bit truncation mode

All four of these modes are controlled using MODE0 and MODE1 bits 
located in the ADC clock register (ADCR). 

Left justification will place the eight most significant bits (MSB) in the 
corresponding ADC data register high, ADRH. This may be useful if the 
result is to be treated as an 8-bit result where the two least significant 
bits (LSB), located in the ADC data register low, ADRL, can be ignored. 
However, ADRL must be read after ADRH or else the interlocking will 
prevent all new conversions from being stored.

Right justification will place only the two MSBs in the corresponding ADC 
data register high, ADRH, and the eight LSBs in ADC data register low, 
ADRL. This mode of operation typically is used when a 10-bit unsigned 
result is desired. 

Left justified sign data mode is similar to left justified mode with one 
exception. The MSB of the 10-bit result, AD9 located in ADRH, is 
complemented. This mode of operation is useful when a result, 
represented as a signed magnitude from mid-scale, is needed. Finally, 
8-bit truncation mode will place the eight MSBs in ADC data register low, 
ADRL. The two LSBs are dropped. This mode of operation is used when