Intel 80C196NU 사용자 설명서

10-21

1

ROT

Reset Opposite Timer

Controls different functions for capture and compare modes.

0 = causes no action
1 = resets the opposite timer

Selects the timer that is to be reset if the RT bit is set.

0 = selects the reference timer for possible reset
1 = selects the opposite timer for possible reset

The TB bit (bit 7) selects which is the reference timer and which is the 
opposite timer.

0

ON/RT

Overwrite New/Reset Timer

The ON/RT bit functions as overwrite new in capture mode and reset 
timer in compare mode.

An overrun error is generated when an input capture occurs while the 
event-time register (EPA

x

_TIME) and its buffer are both full. When an 

overrun occurs, the ON bit determines whether old data is overwritten or 
new data is ignored:

0 = ignores new data
1 = overwrites old data in the buffer

0 = disables the reset function
1 = resets the ROT-selected timer

Address:

Reset State:

Table 10-2 on page 10-3

00H

The EPA control (EPA

x

_CON) registers control the functions of their assigned capture/compare 

channels. The registers for EPA0 andEPA2 are identical. The registers for EPA1 and EPA3 have an 
additional bit, the remap bit. This added bit (bit 8) requires an additional byte, so EPA1_CON and 
EPA3_CON must be addressed as words, while the others can be addressed as bytes.

—

—

—

—

—

—

—

RM

TB

CE

M1

M0

RE

—

ROT

ON/RT

TB

CE

M1

M0

RE

—

ROT

ON/RT

†

 These bits apply to the EPA1_CON and EPA3_CON registers only.