Motorola MVME5100 Manual Do Utilizador

IN-1

32-Bit Counter 

SMC 

8259 Interrupts 

A0-A31 

AACK

as used with PPC Slave 

access timing (ROM) 

address

Address Parity Error Address Register

Address Parity Error Log Register

SMC

data stepping 

decoders PCI to PPC 

decoders PPC to PCI 

limits on PHB map decoding 

mapping PPC 

modification for little endian transfers

offsets, as part of map decoders 

parity PPC60x 

pipelining 

transfers 

addressing

mode for PCI Master 

to PCI Slave 

addressing mode

PCI Slave limits 

arbiter

as controlled by the XARB register 

Hawk’s internal 

PPC 

arbitration

from PCI Master 

latency 

parking 

architectural overview 

ARTRY_ 

big to little endian data swap 

big-endian mode 

bit descriptions 

bit ordering convention

SMC 

block diagram 

Hawk SMC 

Hawk used with SDRAM 

block diagrams

Hawk with SDRAMs 

Board Last Reset Register 

bridge

PHB 

PowerPC to PCI Local Bus Bridge 

burst write bandwidth 

Bus Clock Frequency 

bus cycle types

on the PCI bus 

Bus Hog

PPC master device 

bus interface (60x)

to SMC