Renesas R5S72623 Manual Do Utilizador

 

Section 11   Multi-Function Timer Pulse Unit 2 

 

R01UH0134EJ0400  Rev. 4.00  

 

Page 521 of 2108 

Sep 24, 2014 

 

 

 
SH7262 Group, SH7264 Group 

TCLKC

TCNT_2

FFFD

TCNT_1

0001

TCLKD

FFFE

FFFF

0000

0001

0002

0001

0000

FFFF

0000

0000

 

Figure 11.22 illustrates the operation when TCNT_1 and TCNT_2 have been cascaded and the 
I2AE bit in TICCR has been set to 1 to include the TIOC2A pin in the TGRA_1 input capture 
conditions. In this example, the IOA0 to IOA3 bits in TIOR_1 have selected the TIOC1A rising 
edge for the input capture timing while the IOA0 to IOA3 bits in TIOR_2 have selected the 
TIOC2A rising edge for the input capture timing.  

Under these conditions, the rising edge of both TIOC1A and TIOC2A is used for the TGRA_1 
input capture condition. For the TGRA_2 input capture condition, the TIOC2A rising edge is used. 

TCNT_2 value

H'0000

TGRA_1

TGRA_2

Time

TIOC1A

TIOC2A

TCNT_1

H'0514

H'0513

H'0512

H'0513

H'0512

H'C256

H'C256

H'FFFF

H'6128

As I1AE in TICCR is 0, data is not captured in TGRA_2 at the TIOC1A input timing.