Intel Z520PT CH80566EE014DT Ficha De Dados

Códigos do produto
CH80566EE014DT
Página de 73
 
Electrical Specifications 
 
 
28  
 
Datasheet 
3.3 
Decoupling Guidelines 
Due to its large number of transistors and high internal clock speeds, the processor is 
capable of generating large average current swings between low and full power states. 
This may cause voltages on power planes to sag below their minimum values if bulk 
decoupling is not adequate. Larger bulk storage, such as electrolytic capacitors, 
supplies current during longer lasting changes in current demand by the component 
(such as, coming out of an idle condition). Similarly, they act as storage well for 
current when entering an idle condition from a running condition. Care must be taken 
in the board design to ensure that the voltage provided to the processor remains 
within the specifications listed in Table 7
Table 7. Failure to do so can 
result in timing violations or reduced lifetime of the component. 
3.3.1 
V
CC
 
Decoupling 
V
CC 
regulator solutions need to provide bulk capacitance with a low Effective Series 
Resistance (ESR) and keep a low interconnect resistance from the regulator to the 
socket. Bulk decoupling for the large current swings when the part is powering on or 
entering/exiting low-power states must be provided by the voltage regulator solution 
3.3.2 
FSB AGTL+ Decoupling 
The processor integrates signal termination on the die. Decoupling must also be 
provided by the system motherboard for proper AGTL+ bus operation.  
3.4 
FSB Clock (BCLK[1:0]) and Processor Clocking 
BCLK[1:0] directly controls the FSB interface speed as well as the core frequency of 
the processor. As in previous generation processors, the processor core frequency is a 
multiple of the BCLK[1:0] frequency. The processor bus ratio multiplier will be set at 
its default ratio at manufacturing. The processor uses a differential clocking 
implementation.  
3.5 
Voltage Identification and Power Sequencing 
The processor uses seven voltage identification pins (VID[6:0]) to support automatic 
selection of power supply voltages. The VID pins for the processor are CMOS outputs 
driven by the processor VID circuitry. Table 3 specifies the voltage level corresponding 
to the state of VID[6:0]. A “1” (one) in this refers to a high-voltage level and a “0” 
(zero) refers to low-voltage level.  
Power source characteristics must be stable whenever the supply to the voltage 
regulator is stable.