Intel Z520PT CH80566EE014DT Ficha De Dados

Datasheet   

 

57 

BPM[0]# 

O 

BPM[3:0]# (Breakpoint Monitor) are breakpoint and performance 

monitor signals. They are outputs from the processor which 

indicate the status of breakpoints and programmable counters 

used for monitoring processor performance. BPM[3:0]# should 

connect the appropriate pins of all FSB agents. This includes 

debug or performance monitoring tools.  

BPM[1]# 

I/O 

BPM[2]# 

O 

BPM[3]# 

I/O 

BPRI# 

I 

BPRI# (Bus Priority Request) is used to arbitrate for ownership of 

the FSB. It must connect the appropriate pins of both FSB 

agents. Observing BPRI# active (as asserted by the priority 

agent) causes the other agent to stop issuing new requests, 

unless such requests are part of an ongoing locked operation. 

The priority agent keeps BPRI# asserted until all of its requests 

are completed then releases the bus by de-asserting BPRI#. 

BR0# 

I/O 

BR0# is used by the processor to request the bus. The 

arbitration is done between the processor (Symmetric Agent) and 

Intel® SCH (High Priority Agent). 

BSEL[2:0] 

O 

BSEL[2:0] (Bus Select) are used to select the processor input 

clock frequency. Table 4 defines the possible combinations of the 

signals and the frequency associated with each combination. The 

required frequency is determined by the processor, chipset and 

clock synthesizer. All agents must operate at the same 

frequency. The processor operates at 400-MHz or 533-MHz 

system bus frequency100-MHz or 133-MHz BCLK frequency, 

respectively). 

COMP[3:0] 

PWR 

COMP[3:0] must be terminated on the system board using 

precision (1% tolerance) resistors.  

D[63:0]# 

I/O 

D[63:0]# (Data) are the data signals. These signals provide a 

64-bit data path between the FSB agents, and must connect the 

appropriate pins on both agents. The data driver asserts DRDY# 

to indicate a valid data transfer. 
D[63:0]# are quad-pumped signals and will thus be driven four 

times in a common clock period. D[63:0]# are latched off the 

falling edge of both DSTBP[3:0]# and DSTBN[3:0]#. Each group 

of 16 data signals correspond to a pair of one DSTBP# and one 

DSTBN#. The following table shows the grouping of data signals 

to data strobes and DINV#. 
Quad-Pumped Signal Groups 

D[15:0]# 

0 

0 

D[31:16]# 

1 

1 

D[47:32]# 

2 

2 

D[63:48]# 

3 

3 

Furthermore, the DINV# pins determine the polarity of the data 

signals. Each group of 16 data signals corresponds to one DINV# 

signal. When the DINV# signal is active, the corresponding data 

group is inverted and therefore sampled active high.