Texas Instruments TPS59650 Evaluation Module TPS59650EVM-753 TPS59650EVM-753 Ficha De Dados

Códigos do produto
TPS59650EVM-753
Página de 73
Test Procedure
6.1.3
VDDQ
1. Connect the LOAD to VDDQ terminal J19 and V3 at J20. Ensure correct polarity.
2. Remove Jumper from J17, J18 from pin2 and pin3 and put this Jumper on pin1 and pin 2 of J18, J17
to enable S5 of VDDQ controller. VDDQ PGOOD LED will light up.
3. Measure V3: VDDQ at J20 and A1: 12Vin input current
4. Vary VDDQ LOAD from 0Adc to 8Adc, VDDQ must remain in the load regulation
5. Vary 12VBAT from 9V to 20V, VDDQ must remain in the line regulation
6. Remove Jumper of J17, J18 and shorts back on pin2 and pin3 of J17, J18 to disable VDDQ controller.
7. Decrease LOAD to 0A and disconnect the LOAD from terminal J19
8. Disconnect V3 from J20.
6.1.4
VCCIO
1. Connect the LOAD to VCCIO terminal J15 and V3 at J16. Ensure correct polarity.
2. Push S1 to “ON” position to enable the VCCIO controller. VCCIO EN and PGOOD LED will light up.
3. Measure V3: VCCIO at J16 and A1: 12Vin input current
4. Vary VDDQ LOAD from 0Adc to 10Adc, VCCIO must remain in the load regulation
5. Vary 12VBAT from 9V to 20V, VCCIO must remain in the line regulation
6. Push S1 to “OFF” position to disable VCCIO controller.
7. Decrease LOAD to 0A and disconnect the LOAD from terminal J15
8. Disconnect V3 from J16.
6.2
Equipment Shutdown
1. Shut down Load
2. Shut down 12VBAT and 5Vin
3. Shut down oscilloscope
4. Shut down host computer
17
SLUU896 – March 2012
Using the TPS59650EVM-753 Intel™ IMVP-7 3-Phase CPU/2-Phase GPU
SVID Power System
Copyright © 2012, Texas Instruments Incorporated