Texas Instruments SMA breakout daughterboard for TLK10034 TLK10034SMAEVM TLK10034SMAEVM Ficha De Dados

3

TLK10034 EVM Voltage Monitor Board Layer Construction

.........................................................

4

TLK10034 EVM USB Dongle Board Layer Construction

.............................................................

The Texas Instruments (TI) TLK10034 SERDES evaluation module (EVM) boards evaluate the
functionality and performance of the TLK10034 quad-channel, XAUI/10GBASE-KR transceiver device in a
324-pin PBGA package.

The TLK10034 is a quad-channel, multi-rate transceiver intended for use in high-speed, bidirectional,
point-to-point data transmission systems. This device supports three primary modes; a XAUI to 10GBASE-
KR transceiver, a general purpose multi-rate 4:1, 2:1, or 1:1 Serializer/De-Serializer (SERDES) link
aggregator (8b/10b), and 1G-KX applications.

Operate each channel of the TLK10034 from a single shared-reference clock or independently from one of
two separate reference clocks at different frequencies. There are several output clocks allowing support
for clocking with an externally-jitter-cleaned clock recovered from the high-speed side. This device is also
capable of performing clock-tolerance compensation (CTC) in 10GBASE-KR and 1G-KX modes, allowing
for asynchronous clocking.

Other features of the TLK10034 include an integrated latency measurement function, various PRBS, high-,
low-, and mixed-CRPAT long/short, CJPAT, and KR pseudo-random test pattern generation and
verification for self-test system-level support. Low- and high-speed side loopback modes are provided for
self-test and system diagnostic purposes. Several high- and low-speed internal loopback modes are also
possible for self-test and system diagnostic purposes.

The TLK10034 has an integrated loss-of-signal (LOS) detection function on both high- and low-speed
sides. LOS is asserted in conditions where the input differential voltage swing is less than the LOS assert
threshold. The input differential voltage swing must exceed the de-assert threshold to clear the LOS
condition.

The low-speed side of the TLK10034 is ideal for interfacing with an FPGA or ASIC located on the same
local physical system. The high-speed side is ideal for interfacing with remote systems through an optical
fiber, an electrical cable, or a backplane interface. The TLK10034 supports operation with SFP and SFP+
optical modules as well as 10GBASE-KR compatible backplane systems. Both FPGA and Optical
interfaces are available in this evaluation system for rapid prototyping and easy development.

Configuration of the TLK10034 on a per-channel basis is available by way of accessing a register space of
control bits available through a two-wire access port called the Management Data Input/Output (MDIO)
interface as defined in Clause 22 and 45 of the IEEE 802.3 Ethernet specification.

(1)

The EVM GUI

provides access to all the registers of every device used on any of the TLK10034 boards through a
standard USB 1.1 interface. The boards are configurable, if necessary, for accepting or providing MDIO
signals from or to an external source by installing and uninstalling certain resistors.

The EVM board is run from one 5-V and two 2p5-V power supplies. All the required voltages are regulated
down through on-board LDO regulators which are adjustable to the appropriate minimum, nominal, and
maximum values by changing a single resistor value.

Voltage monitor circuits with LEDs are included for all voltage rails for easy debugging and identification of
valid power rails through the use of the voltage-monitor board.

All data I/O signals are broken out to connectors for easy and rapid prototyping as well as all control
signals are easily controlled through the GUI or shunts on header blocks and dip switches.

(1)

The MDIO register map is located within the TLK10034 Quad-Channel XAUI/10GBASE-KR Transceiver data manual.

4

SLLU168 – August 2012

Copyright © 2012, Texas Instruments Incorporated