Texas Instruments TPA3130D2 Evaluation Module TPA3130D2EVM TPA3130D2EVM Ficha De Dados

SLOS708C – APRIL 2012 – REVISED NOVEMBER 2013

15

AM0

I

AM Avoidance Frequency Selection

16

SYNC

DIO

Clock input/output for synchronizing multiple class-D devices. Direction determined by GAIN/SLV terminal.

17

AVCC

P

Analog Supply

18

PVCC

P

Power supply

19

PVCC

P

Power supply

20

BSNL

BST

Boot strap for negative left channel output, connect to 220 nF X5R, or better ceramic cap to OUTPL

21

OUTNL

PO

Negative left channel output

22

GND

G

Ground

23

OUTPL

PO

Positive left channel output

24

BSPL

BST

Boot strap for positive left channel output, connect to 220 nF X5R, or better ceramic cap to OUTNL

25

GND

G

Ground

26

BSNR

BST

Boot strap for negative right channel output, connect to 220 nF X5R, or better ceramic cap to OUTNR

27

OUTNR

PO

Negative right channel output

28

GND

G

Ground

29

OUTPR

PO

Positive right channel output

30

BSPR

BST

Boot strap for positive right channel output, connect to 220 nF X5R or better ceramic cap to OUTPR

31

PVCC

P

Power supply

32

PVCC

P

Power supply

33

Thermal Pad

G

Connect to GND for best system performance. If not connected to GND, leave floating.

or
PowerPAD

Copyright © 2012–2013, Texas Instruments Incorporated

3

Product Folder Links: