Техническая Спецификация для AMD 8151

24888 Rev 3.03 - July 12, 2004

 

These registers are located in PCI configuration space, in the second device (device B), function 0. See section 
5.1.2 for a description of the register naming convention. 

Default: 7455 1022h

Attribute: See below. 

Default: 0220 0000h

Attribute: See below.

Default: 0604 00??h

Attribute: Read only.

Default: 0001 0000h

Attribute: See below.

31:16 AGP bridge device ID. Bits[31:20] are read only; bits[19:16] are write-once. When the LSBs are left 

at the default value, some operating systems may load a generic graphics driver. System BIOS should 
program the LSBs to 6h in order to circumvent the loading of such a driver. 

15:0

Vendor ID. Read only. 

31:9

Read only. These bits are fixed in their default state. 

8

SERREN: SERR# enable. Read-write. This bit controls no hardware. 

7:3

Special cycle enable. Read only. This bit is hardwired low. 

2

MASEN: PCI master enable. Read-write. 1=Enables the AGP bus master to initiate PCI cycles to 
the host. 

1

MEMEN: memory enable. Read-write. 1=Enables access to the AGP bus memory space. 

0

IOEN: IO enable. Read-write. 1=Enables access to the AGP bus IO space. 

31:8

CLASSCODE. 

7:0

REVISION. 

31:24 BIST. Read only. These bits fixed at their default values. 

23:16 HEADER. Read only. These bits fixed at their default values.