Справочник Пользователя для IBM I340-T4 49Y4240

Intel I340 Ethernet Dual Port and Quad Port Server Adapters for IBM System x

2

Table 1 shows the relevant part numbers and feature codes for the adapters.

Table 1. Ordering part numbers and feature codes

Intel Ethernet Quad Port Server Adapter I340-T4 for IBM System x

49Y4240

5768

Intel Ethernet Dual Port Server Adapter I340-T2 for IBM System x

49Y4230

5767

The part numbers for the Intel Ethernet Dual Port and Quad Port Server Adapters include the following 
items:

One Ethernet adapter with a standard 3U (4.75-in.) bracket



One Driver CD



One 2U bracket



One Publications CD



One Safety flyer



Note: The Intel Ethernet Dual Port Server Adapter does not have a heatsink. 

The adapters have the following features:

Two or four 10/100/1000 copper ports with RJ45 for Cat 5e/6 cabling



Based on Intel 82580 ASIC (quad-port MAC/PHY controller)



PCIe 2.0 x4 host interface



Low-profile card form factor



Wake on LAN support



Preboot eXecution Environment (PXE) boot support 



VLAN support with VLAN tag insertion, stripping, and packet filtering for up to 4096 VLAN tags



iSCSI boot support (built-in software iSCSI initiator) 



iSCSI support with native operating system initiators   



Jumbo frame support



Intel I/O Acceleration Technology (I/OAT) acceleration



Intel Virtual Machine Device Queues (VMDq) support for VMware with eight queues per port



TCP/IP checksum offload



TCP/IP segmentation offload / large-send offload support



Intel I/O Acceleration Technology (Intel I/OAT) is a suite of features that improves data acceleration 
across the platform, from networking devices to the chipset and processors, which helps to improve 
system performance and application response times. The suite of features includes:

Intel QuickData Technology: Provides the Direct Memory Access (DMA) engine, which moves data 



using the chipset instead of the CPU.

MSI-X:  Minimizes the impact of I/O interrupts by load-balancing interrupts across multiple processor 



cores.

Low-Latency Interrupts: Allows the adapter to bypass the automatic moderation of time intervals 



between the interrupts (based on the sensitivity of the incoming data).

Receive Side Scaling (RSS): Directs the interrupts to a specific processor core based on the 



application’s address.