Справочник Пользователя для Intel HS-2601A

 

20

LD1 and JP3 are the Keylock and Reset Button connectors onboard. 

 LD1: Power LED 

+5V 

GND 

1

2

 

 JP3: Reset Button Connector 

GND 

External Reset 

 

1

2

GN

D

Ext. Reset

 

There are three access cycles of Watch-Dog Timer as 

Enable, Refresh 

and Disable are the three access cycles of Watchdog Timer. The 
Enable cycle proceeds via READ PORT 443H whereas the Disable 
cycle proceeds via READ PORT 045H. A continued Enable cycle after 
a first Enable cycle means Refresh. 

Once the Enable cycle is active, a Refresh cycle is requested before 
the time-out period. This restarts counting of the WDT period. When 
the time counting goes over the period preset of WDT, it will assume 
that the program operation is abnormal. A System Reset signal to 
re-start or a NMI cycle to the CPU transpires when such error happens. 
Jumper JP1 is used to select the function of Watchdog Timer. 

 JP1: Watchdog Timer Active Type Setting  

Short 1-2 

Short 2-3 

Open 

1

2

3

 

The Watchdog Timer is disabled after the system Power-On. It can be 
enabled via an Enable cycle and reading the control port (443H), or via 
a Refresh cycle and reading the control port (443H), or via a Disable 
cycle and reading the disable control port (045H).