Справочник Пользователя для AMD LX 900@1.5W

Скачать
Страница из 680
AMD Geode™ LX Processors Data Book 
81
GLIU Register Descriptions 
33234H
4.2.4.2
P2D Base Mask Offset Descriptor (P2D_BMO) 
GLIU0
P2D_BMO[1:0]
MSR Address
10000026h-10000027h
Type
R/W
Reset Value
00000FF0_FFF00000h
P2D_BMO Register Map
63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32
PDID1
PCMP_BIZ
POFFSET
PBASE
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10
9
8
7
6
5
4
3
2
1
0
PBASE
PMASK
P2D_BMO Bit Descriptions 
Bit
Name
Description
63:61
PDID1
Descriptor Destination ID. These bits define which Port to route the request to, if it is a 
‘hit’ based on the other settings in this register.
000: Port 0 (GLIU0 = GLIU; GLIU1 = GLIU.)
001: Port 1 (GLIU0 = GLMC; GLIU1 = Interface to GLIU0.)
010: Port 2 (GLIU0 = Interface to GLIU1; GLIU1 = VP.)
011: Port 3 (GLIU0 = CPU Core; GLIU1 = GLCP.)
100: Port 4 (GLIU0 = DC; GLIU1 = GLPCI.)
101: Port 5 (GLIU0 = GP; GLIU1 = VIP.)
110: Port 6 (GLIU0 = Not Used; GLIU1 = SB.)
111: Port 7 (GLIU0 = Not Used; GLIU1 = Not Used.)
60
PCMP_BIZ
Compare Bizzaro Flag. 
0: Consider only transactions whose Bizzaro flag is low as a potentially valid address hit. 
A low Bizzaro flag indicates a normal transaction cycle such as a memory or I/O. 
1: Consider only transactions whose Bizzaro flag is high as a potentially valid address 
hit. A high Bizzaro flag indicates a ‘special’ transaction, such as a PCI Shutdown or 
Halt cycle.
59:40
POFFSET
Physical Memory Address 2s Comp Offset. 2s complement offset that is added to 
physical address on a hit.
39:20
PBASE
Physical Memory Address Base. These bits form the matching value against which the 
masked value of the physical address, bits [31:12] are directly compared. If a match is 
found, then a “hit’ is declared, depending on the setting of the Bizzaro flag comparator.
19:0
PMASK
Physical Memory Address Mask. These bits are used to mask address bits [31:12] for 
the purposes of this ‘hit’ detection.