Справочник Пользователя для AMD 4.4.5

AMD Confidential 

 

This  section  is  an  overview  of  the  CPUID  feature  implementation  in  the AweSim  CPU 
processor model. 

Table  15-6  shows  the  standard  feature  bits  returned  by  the  AweSim  CPU  processor 
model  and  which  features  are  fully  (

)  or  only  partially  (

)  implemented  and 

supported.  A 

  indicates  that  the  returned  feature  bit  is  zero  and  this  feature  is  not 

implemented and not supported. 
 

Floating-Point Unit 

 

 

 

 

Virtual Mode Extensions 

 

 

 

 

Debugging Extensions

1

 

 

 

 

 

Page-Size Extension  

 

 

 

 

Time Stamp Counter 

 

 

 

 

AMD Model-Specific Registers 

 

 

 

 

Physical-Address Extensions 

 

 

 

 

Machine Check Exception 

 

 

 

 

CMPXCHG8B Instruction 

 

 

 

 

APIC 

 

 

 

 

SYSENTER and SYSEXIT 

 

 

 

 

Memory Type Range Registers 

 

 

 

 

Page Global Extension 

 

 

 

 

Machine Check Architecture 

 

 

 

 

Conditional Move Instruction 

 

 

 

 

Page Attribute Table 

 

 

 

 

Page Size Extensions (PSE-36) 

 

 

 

 

CFLUSH Instruction 

 

 

 

 

MMX™ Instructions 

 

 

 

 

FXSAVE/FXRSTOR 

 

 

 

 

SSE 

 

 

 

 

SSE2 

 

 

 

 

Hyper Threading 

 

 

 

 

 

 

 

 

 

SSE3/PNI 

 

 

 

 

Monitor/MWAIT 

 

 

 

 

                                                 
 
 

1

 Only read and write to debug registers is supported, side affects are not implemented.