Техническая Спецификация для Microchip Technology ARD00385

DS39957D-page 540

 2009-2011 Microchip Technology Inc.

   

100

T

HIGH

Clock High Time  100 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

400 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

1 MHz mode

2(T

OSC

)(BRG + 1) 

—

—

101

T

LOW

Clock Low Time 100 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

400 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

1 MHz mode

2(T

OSC

)(BRG + 1) 

—

—

102

T

R

SDAx and SCLx 
Rise Time

100 kHz mode 

—

1000

ns

C

B

 is specified to be from 

10 to 400 pF 

400 kHz mode

20 + 0.1 C

B

300

ns

1 MHz mode

 —

300

ns

103

T

F

SDAx and SCLx 
Fall Time

100 kHz mode 

—

300

ns

C

B

 is specified to be from 

10 to 400 pF 

400 kHz mode

20 + 0.1 C

B

 300

ns

1 MHz mode

—

100

ns

90

T

SU

:

STA

Start Condition 
Setup Time

100 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

Only relevant for Repeated 
Start condition

400 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

1 MHz mode

 2(T

OSC

)(BRG + 1) 

—

—

91

T

HD

:

STA

Start Condition 
Hold Time 

100 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

After this period, the first 
clock pulse is generated

400 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

1 MHz mode

 2(T

OSC

)(BRG + 1) 

—

—

106

T

HD

:

DAT

Data Input 
Hold Time

100 kHz mode 

0

—

ns

400 kHz mode

0

0.9

s

1 MHz mode

—

—

ns

107

T

SU

:

DAT

Data Input 
Setup Time

100 kHz mode

250

—

ns

400 kHz mode

100

—

ns

1 MHz mode

 

—

—

ns

92

T

SU

:

STO

Stop Condition 
Setup Time

100 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

400 kHz mode

2(T

OSC

)(BRG + 1) 

—

—

1 MHz mode

 2(T

OSC

)(BRG + 1) 

—

—

109

T

AA

Output Valid 
from Clock

100 kHz mode

—

3500

ns

400 kHz mode

—

1000

ns

1 MHz mode

 

—

—

ns

110

T

BUF

Bus Free Time

100 kHz mode

4.7

—

s

Time the bus must be free 
before a new transmission 
can start

400 kHz mode

1.3

—

s

1 MHz mode

 

—

—

s

D102

C

B

Bus Capacitive Loading

—

 400

pF 

Maximum pin capacitance = 10 pF for all I

2

C™ pins. 

A Fast mode I

2

C bus device can be used in a Standard mode I

2

C bus system, but Parameter #107

 250 ns 

must then be met. This will automatically be the case if the device does not stretch the LOW period of the 
SCLx signal. If such a device does stretch the LOW period of the SCLx signal, it must output the next data 
bit to the SDAx line, Parameter #102 + Parameter #107 = 1000 + 250 = 1250 ns (for 100 kHz mode), before 
the SCLx line is released.