Техническая Спецификация для Microchip Technology MA330028

Скачать
Страница из 530
dsPIC33EPXXXGP50X, dsPIC33EPXXXMC20X/50X AND PIC24EPXXXGP/MC20X
DS70000657H-page 286
 2011-2013 Microchip Technology Inc.
bit 5
ADDEN:
 Address Character Detect bit (bit 8 of received data = 1)
1
 = Address Detect mode is enabled; if 9-bit mode is not selected, this does not take effect
0
 = Address Detect mode is disabled
bit 4
RIDLE:
 Receiver Idle bit (read-only)
1
 = Receiver is Idle
0
 = Receiver is active
bit 3
PERR:
 Parity Error Status bit (read-only)
1
 = Parity error has been detected for the current character (character at the top of the receive FIFO)
0
 = Parity error has not been detected
bit 2
FERR:
 Framing Error Status bit (read-only)
1
 = Framing error has been detected for the current character (character at the top of the receive FIFO)
0
 = Framing error has not been detected
bit 1
OERR:
 Receive Buffer Overrun Error Status bit (clear/read-only)
1
 = Receive buffer has overflowed
0
 = Receive buffer has not overflowed; clearing a previously set OERR bit (1
 0 transition) resets the
receiver buffer and the UxRSR to the empty state
bit 0
URXDA:
 UARTx Receive Buffer Data Available bit (read-only)
1
 = Receive buffer has data, at least one more character can be read
0
 = Receive buffer is empty
REGISTER 20-2:
U
x
STA: UART
x
 STATUS AND CONTROL REGISTER (CONTINUED)
Note 1:
Refer to the “UART” (DS70582) section in the “dsPIC33/PIC24 Family Reference Manual” for information 
on enabling the UARTx module for transmit operation.