Техническая Спецификация для Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105

RXRDY bit is set in the status register, a character has been received in the receive-holding reg-

ister (RHR). The RXRDY bit is reset when reading the RHR.
When a single data byte read is performed, with or without internal address (IADR), the START

and STOP bits must be set at the same time. See 

. When a multiple data byte read is

performed, with or without IADR, the STOP bit must be set after the next-to-last data received.

. For Internal Address usage see 

.

Master Read with One Data Byte

Master Read with Multiple Data Bytes

RXRDY is used as Receive Ready for the PDC receive channel.

The TWI interface can perform various transfer formats: Transfers with 7-bit slave address

devices and 10-bit slave address devices.

When Addressing 7-bit slave devices, the internal address bytes are used to perform random

address (read or write) accesses to reach one or more data bytes, within a memory page loca-

tion in a serial memory, for example. When performing read operations with an internal address,

the TWI performs a write operation to set the internal address into the slave device, and then

switch to Master Receiver mode. Note that the second start condition (after sending the IADR) is

sometimes called “repeated start” (Sr) in I2C fully-compatible devices. See 

. See

and 

for Master Write operation with internal address.

The three internal address bytes are configurable through the Master Mode register (MMR).

A

S

DADR

R

DATA

N

P

TXCOMP

Write START &

STOP Bit

RXRDY

Read RHR

TWD

N

A

S

DADR

R

DATA n

A

A

DATA (n+1)

A

DATA (n+m)

DATA (n+m)-1

P

TWD

TXCOMP

Write START Bit

RXRDY

Write STOP Bit 

after next-to-last data read

Read RHR

DATA n

Read RHR

DATA (n+1)

Read RHR

DATA (n+m)-1

Read RHR

DATA (n+m)

32058K AVR32-01/12