Техническая Спецификация для Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105

Receiver Clock Management

The Transmitter and the Receiver can be programmed to operate with the clock signals provided

on either the TX_CLOCK or RX_CLOCK pins. This allows the SSC to support many slave-mode

data transfers. In this case, the maximum clock speed allowed on the RX_CLOCK pin is:

– Master Clock divided by 2 if Receiver Frame Synchro is input
– Master Clock divided by 3 if Receiver Frame Synchro is output

In addition, the maximum clock speed allowed on the TX_CLOCK pin is: 

– Master Clock divided by 6 if Transmit Frame Synchro is input
– Master Clock divided by 2 if Transmit Frame Synchro is output

A transmitted frame is triggered by a start event and can be followed by synchronization data

before data transmission.
The start event is configured by setting the Transmit Clock Mode Register (TCMR). 

The frame synchronization is configured setting the Transmit Frame Mode Register (TFMR).

To transmit data, the transmitter uses a shift register clocked by the transmitter clock signal and

the start mode selected in the TCMR. Data is written by the application to the THR register then

transferred to the shift register according to the data format selected.
When both the THR and the transmit shift register are empty, the status flag TXEMPTY is set in

SR. When the Transmit Holding register is transferred in the Transmit shift register, the status

flag TXRDY is set in SR and additional data can be loaded in the holding register.

Divider

Clock

RX_CLOCK (pin)

Transmitter

Clock

MUX

Tri-state

Controller

CKO

Data Transfer

INV

MUX

CKI

Tri-state

Controller

CKG

Receiver

Clock

Clock

Output

CKS

32058K AVR32-01/12