Техническая Спецификация для Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105

In SPI Mode, the baudrate generator operates in the same way as in USART synchronous

mode: 

However, there are some restrictions:

In SPI Master Mode:
• the external clock CLK must not be selected (USCLKS … 0x3), and the bit CLKO must be set

to “1” in the Mode Register (MR), in order to generate correctly the serial clock on the CLK pin.

• to obtain correct behavior of the receiver and the transmitter, the value programmed in CD of

must be superior or equal to 4.

• if the internal clock divided (CLK_USART/DIV) is selected, the value programmed in CD must

be even to ensure a 50:50 mark/space ratio on the CLK pin, this value can be odd if the

internal clock is selected (CLK_USART).

In SPI Slave Mode:
• the external clock (CLK) selection is forced regardless of the value of the USCLKS field in the

Mode Register (MR). Likewise, the value written in BRGR has no effect, because the clock is

provided directly by the signal on the USART CLK pin.

• to obtain correct behavior of the receiver and the transmitter, the external clock (CLK)

frequency must be at least 4 times lower than the system clock.

Up to 9 data bits are successively shifted out on the TXD pin at each rising or falling edge

(depending of CPOL and CPHA) of the programmed serial clock. There is no Start bit, no Parity

bit and no Stop bit.
The number of data bits is selected by the CHRL field and the MODE 9 bit in the Mode Register

(MR). The 9 bits are selected by setting the MODE 9 bit regardless of the CHRL field. The MSB

data bit is always sent first in SPI Mode (Master or Slave). 
Four combinations of polarity and phase are available for data transfers. The clock polarity is

programmed with the CPOL bit in the Mode Register. The clock phase is programmed with the

CPHA bit. These two parameters determine the edges of the clock signal upon which data is

driven and sampled. Each of the two parameters has two possible states, resulting in four possi-

ble combinations that are incompatible with one another. Thus, a master/slave pair must use the

same parameter pair values to communicate. If multiple slaves are used and fixed in different

configurations, the master must reconfigure itself each time it needs to communicate with a dif-

ferent slave.

SPI Bus Protocol Mode

0

0

1

1

0

0

2

1

1

3

1

0

32058K

AVR32-01/12