Техническая Спецификация для Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105

Abort Algorithm

OUT packets are sent by the host. All the data can be read by the firmware which acknowledges

or not the bank when it is empty.
The endpoint must be configured first.
The RXOUTI bit is set by hardware at the same time as FIFOCON when the current bank is full.

This triggers an EPXINT interrupt if RXOUTE = 1.
RXOUTI shall be cleared by software (by setting the RXOUTIC bit) to acknowledge the interrupt,

what has no effect on the endpoint FIFO.
The firmware then reads from the FIFO and clears the FIFOCON bit to free the bank. If the OUT

endpoint is composed of multiple banks, this also switches to the next bank. The RXOUTI and

FIFOCON bits are updated by hardware in accordance with the status of the next bank.
RXOUTI shall always be cleared before clearing FIFOCON.
The RWALL bit is set by hardware when the current bank is not empty, i.e. the software can read

further data from the FIFO.

Endpoint

Abort

Abort Done

Abort is based on the fact

that no bank is busy, i.e. that

nothing has to be sent.

Disable the TXINI interrupt.

EPRSTX = 1

NBUSYBK

== 0?

Yes

TXINEC = 1

No

KILLBKS = 1

KILLBK

== 1? 

Yes

Kill the last written bank.

Wait for the end of the

procedure.

No

32058K

AVR32-01/12