Техническая Спецификация для Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105

The controller enters the Suspend state when the USB bus is in a “Suspend” state, i.e. when the

host mode does not generate the “Start of Frame”. In this state, the USB consumption is mini-

mal. The host mode exits the Suspend state when starting to generate the SOF over the USB

line.

A device is detected by the USB controller host mode when D+ or D- is no longer tied low, i.e.

when the device D+ or D- pull-up resistor is connected. To enable this detection, the host con-

troller has to provide the VBus power supply to the device by setting the VBUSRQ bit (by setting

the VBUSRQS bit).
The device disconnection is detected by the host controller when both D+ and D- are pulled

down.

The USB controller sends a USB bus reset when the firmware sets the RESET bit. The USB

Reset Sent interrupt (RSTI) is raised when the USB reset has been sent. In this case, all the

pipes are disabled and de-allocated.
If the bus was previously in a “Suspend” state (SOFE = 0), the USB controller automatically

switches it to the “Resume” state, the Host Wake-Up interrupt (HWUPI) is raised and the SOFE

bit is set by hardware in order to generate SOFs immediately after the USB reset.

A pipe can be reset at any time by setting its PRSTX bit in the UPRST register. This is recom-

mended before using a pipe upon hardware reset or when a USB bus reset has been sent. This

resets:

•the internal state machine of this pipe;
•the receive and transmit bank FIFO counters;
•all the registers of this pipe (UPCFGX, UPSTAX, UPCONX), except its configuration (ALLOC,

PBK, PSIZE, PTOKEN, PTYPE, PEPNUM, INTFRQ) and its Data Toggle Sequence bit-field

(DTSEQ).

The pipe configuration remains active and the pipe is still enabled.
The pipe reset may be associated with a clear of the data toggle sequence. This can be

achieved by setting the RSTDT bit (by setting the RSTDTS bit).
In the end, the firmware has to clear the PRSTX bit to complete the reset operation and to start

using the FIFO.

The pipe is maintained inactive and reset (see 

Section 30.7.3.5 on page 523 

for more details) as

long as it is disabled (PENX = 0). The Data Toggle Sequence bit-field (DTSEQ) is also reset.
The algorithm represented on 

must be followed in order to activate a pipe.

32058K

AVR32-01/12