Техническая Спецификация для Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105

The WDT is enabled by writing the EN bit in the CTRL register to one. This also enables the RC

clock for the prescaler. The PSEL bitfield in the same register selects the watchdog timeout

period:

T

WDT

 = 2

(PSEL+1)

 / f

RC 

The next timeout period will begin as soon as the watchdog reset has occured and count down

during the reset sequence. Care must be taken when selecting the PSEL value so that the time-

out period is greater than the startup time of the chip, otherwise a watchdog reset can reset the

chip before any code has been run.
To avoid accidental disabling of the watchdog, the CTRL register must be written twice, first with

the KEY field set to 0x55, then 0xAA without changing the other bitfields. Failure to do so will

cause the write operation to be ignored, and CTRL does not change value.
The CLR register must be written with any value with regular intervals shorter than the watchdog

timeout period. Otherwise, the device will receive a soft reset, and the code will start executing

from the boot vector.
When the WDT is enabled, it is not possible to enter Static mode. Attempting to do so will result

in entering Shutdown mode, leaving the WDT operational.

32058K

AVR32-01/12