Справочник Пользователя для Motorola MC68HC908MR16

MC68HC908MR16/MC68HC908MR32 — Rev. 4.0

Advance Information

MOTOROLA

Clock Generator Module (CGM)

109

Advance Information — MC68HC908MR16/MC68HC908MR32

Section 8. Clock Generator Module (CGM)

8.1 Contents

8.2

Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

8.3

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

8.4

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

8.4.1

Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

8.4.2

Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . .113

8.4.2.1

PLL Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

8.4.2.2

Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . 115

8.4.2.3

Manual and Automatic PLL Bandwidth Modes . . . . . . . 115

8.4.2.4

Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . .117

8.4.2.5

Special Programming Exceptions . . . . . . . . . . . . . . . . . 119

8.4.3

Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . . 119

8.4.4

CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . 119

8.5

I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

8.5.1

Crystal Amplifier Input Pin (OSC1). . . . . . . . . . . . . . . . . . . 121

8.5.2

Crystal Amplifier Output Pin (OSC2) . . . . . . . . . . . . . . . . . 121

8.5.3

External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . 121

8.5.4

PLL Analog Power Pin (V

DDA

) . . . . . . . . . . . . . . . . . . . . . . 122

8.5.5

Oscillator Enable Signal (SIMOSCEN). . . . . . . . . . . . . . . . 122

8.5.6

Crystal Output Frequency Signal (CGMXCLK) . . . . . . . . . 122

8.5.7

CGM Base Clock Output (CGMOUT). . . . . . . . . . . . . . . . . 122

8.5.8

CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . . 122

8.6

CGM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .123

8.6.1

PLL Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

8.6.2

PLL Bandwidth Control Register . . . . . . . . . . . . . . . . . . . . 126

8.6.3

PLL Programming Register . . . . . . . . . . . . . . . . . . . . . . . . 128

8.7

Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

8.8

Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130