Renesas HD6417641 用户手册

Section 10   Interrupt Controller (INTC) 

 

 

Rev. 4.00  Sep. 14, 2005  Page 227 of 982 

 

 REJ09B0023-0400 

ICR3 is a 16-bit register that specifies the detection mode for external interrupt input pins 

IRQ7 

and 

IRQ6 individually: rising edge, falling edge, high level, or low level. This register is 

initialized to H'0000 by a power-on reset or manual reset, but is not initialized in standby mode.  

15 to 4 

 All 

0 

R 

Reserved 

These bits are always read as 0. The write value should 
always be 0. 

3 

2 

1 

0 

IRQ71S 

IRQ70S 

IRQ61S 

IRQ60S 

0 

0 

0 

0 

R/W 

R/W 

R/W 

R/W 

IRQn Sense Select 

These bits select whether interrupt request signals 
corresponding to pins 

IRQ7 and IRQ6 are detected by 

a rising edge, falling edge, high level, or low level. 

Bit 2n+1 Bit 2n 

IRQn1S IRQn0S 

0 

0 

: Interrupt request is detected at the 

falling edge of 

IRQn input 

0 

1 

: Interrupt request is detected at the 

rising edge of 

IRQn input 

1 

0 

: Interrupt request is detected on low 

level of 

IRQn input 

1 

1 

: Interrupt request is detected on high 

level of 

IRQn input 

n = 6 and 7