Renesas HD6417641 用户手册

Section 18   Multi-Function Timer Pulse Unit (MTU) 

Rev. 4.00  Sep. 14, 2005  Page 640 of 982 

REJ09B0023-0400 

 

When making a transition from channel 3 or 4 normal operation or PWM mode 1 to reset-
synchronous PWM mode, if the counter is halted with the output pins (TIOC3B, TIOC3D, 
TIOC4A, TIOC4C, TIOC4B, TIOC4D) in the high-impedance state, followed by the transition to 
reset-synchronous PWM mode and operation in that mode, the initial pin output will not be 
correct. 

When making a transition from normal operation to reset-synchronous PWM mode, write H'11 to 
registers TIORH_3, TIORL_3, TIORH_4, and TIORL_4 to initialize the output pins to low level 
output, then set an initial register value of H'00 before making the mode transition. 

When making a transition from PWM mode 1 to reset-synchronous PWM mode, first switch to 
normal operation, then initialize the output pins to low level output and set an initial register value 
of H'00 before making the transition to reset-synchronous PWM mode. 

When channels 3 and 4 are in complementary PWM mode or reset-synchronous PWM mode, the 
PWM waveform output level is set with the OLSP and OLSN bits in the timer output control 
register (TOCR). In the case of complementary PWM mode or reset-synchronous PWM mode, 
TIOR should be set to H'00. 

If module standby mode is entered when an interrupt has been requested, it will not be possible to 
clear the CPU interrupt source or the DMA activation source. Interrupts should therefore be 
disabled before entering module standby mode. 

When cascade-connected timer counters (TCNT_1 and TCNT_2) are operated, cascade values 
cannot be captured even if input capture is executed simultaneously with TIOC1A or TIOC2A and 
TIOC1B or TIOC2B.