Renesas SH7781 用户手册

14.   Direct Memory Access Controller (DMAC) 

Rev.1.00  Jan. 10, 2008  Page 709 of 1658 

REJ09B0261-0100 

 

Tables 14.9 and 14.10 show the transfer directions that can be supported by the DMAC. 

DMA transfer type supports dual address mode. A data transfer timing depends on the bus mode. 
Bus modes include cycle steal mode and burst mode. 

Table 14.9  DMA Transfer Directions for Auto-Request and External Request*

On-Chip 
Peripheral 
Module*

LBSC 

Space  Y Y Y  Y Y 

DBSC 

Space  Y Y Y  Y Y 

PCIC 

Space  Y Y Y  Y Y 

On-Chip Peripheral 
Module*

1

 

Y Y Y  Y Y 

L or U Memory 

Y 

Y 

Y 

Y 

Y 

Legend: 

Y: Transfer is enabled. 

Notes:  1.  This is the access size that is permitted by a register when the transfer source or 

destination is a peripheral module. 

 

2.  External requests apply to only channels 0 to 3.