Motorola MC68VZ328 用户手册

10-17

The settings for the PDDATA bit positions are shown in Table 10-18.

Port D Data Register

The eight PDDATA lines are multiplexed with the INT and IRQ dedicated I/O signals whose assignments 
are shown in Table 10-19. Port D signals can be programmed as GPIO when not used for handling external 
interrupts.

These bits control or report the data on the pins while the associated SELx bits

 

are high. While the DIRx 

bits are high (output), the Dx bits control the pins. While the DIRx bits are low (input), the Dx bits report 
the signal driving the pins. The Dx bits can be written at any time. Bits that are configured as inputs will 
accept the data, but the data written to each cannot be accessed until the corresponding pin is configured as 
an output. The actual value on the pin is reported when these bits are read, regardless of whether they are 
configured as input or output. 

BIT  7

6

5

4

3

2

1

BIT  0

D7

D6

D5

D4

D3

D2

D1

D0

TYPE

rw

rw

rw

rw

rw

rw

rw

rw

RESET

1

1

1

1

1

1

1

1

0xFF* 

*Actual bit value depends on external circuits connected to pin.

Dx
Bits 7–0

Data—These bits reflect the 
status of the I/O signal.

0 = Drives the output signal low when DIRx is set to 1 or the 

external signal is low when DIRx is set to 0

1 = Drives the output signal high when DIRx is set to 1 or the 

external signal is high when DIRx is set to 0

0

INT0

1

INT1

2

INT2

3

INT3

4

Data bit 4

IRQ1

5

Data bit 5

IRQ2

6

Data bit 6

IRQ3

7

Data bit 7

IRQ6