Quectel Wireless Solutions Company Limited 201807EG95NA 用户手册

 

 

 
 
 

PCM_DIN 

6 

DI 

PCM data input 

1.8V power domain 

PCM_DOUT 

7 

DO 

PCM data output 

1.8V power domain 

PCM_SYNC 

5 

IO 

PCM data frame 
synchronization signal 

1.8V power domain 

PCM_CLK 

4 

IO 

PCM data bit clock 

1.8V power domain 

I2C_SCL 

40 

OD 

I2C serial clock 

Require an external pull-up to 
1.8V 

I2C_SDA 

41 

OD 

I2C serial data 

Require an external pull-up to 
1.8V 

 
Clock and mode can be configured by AT command, and the default configuration is master mode using 
short  frame  synchronization  format  with  2048KHz  PCM_CLK  and  8KHz  PCM_SYNC.  Please  refer  to 
document [2] about AT+QDAI command for details. 
 
The following figure shows a reference design of PCM interface with external codec IC. 

PCM_DIN

PCM_DOUT

PCM_SYNC

PCM_CLK

I2C_SCL

I2C_SDA

Module

1.8V

4.7K

4.7K

BCLK

LRCK

DAC

ADC

SCL

SDA

BIAS

MICBIAS

INP

INN

LOUTP

LOUTN

Codec

 

 

1.    It  is  recommended  to  reserve  RC  (R=22

Ω,  C=22pF)  circuit  on  the  PCM  lines,  especially  for 

 

PCM_CLK. 

2.    EG95 works as a master device pertaining to I2C interface.