Texas Instruments Evaluation Board for the LP38511 LP38511MR-ADJEV/NOPB LP38511MR-ADJEV/NOPB 数据表

This board is designed to allow the evaluation of the LP38511MR-ADJ Voltage Regulator. Each board is
assembled and tested in the factory. This evaluation board has the PSOP-8 package mounted, and the
output voltage is set to 1.20V.

The LP38511MR-ADJ is an adjustable LDO linear regulator capable of supplying up to 800 mA of output
current, and incorporates an Enable function.

The device has been designed to work with 10 µF input and output ceramic capacitors. Footprints areas
for C

IN

and C

OUT

will allow for a variety of sizes.

The input voltage, applied between V

IN

and GND, should be at least 2.25V, or at least 500 mV greater

than V

OUT

, whichever value is larger. The input voltage should be no greater than 5.5V, which is the high

end of the operating rating voltage.

Loads can be connected to V

OUT

with reference to GND.

V

OUT

and V

IN

test points are provided on the board to allow accurate measurements directly onto the input

and output pins of the device, eliminating any voltage drop on the PCB traces or connecting wires to the
load.

The output voltage is set using the external resistive divider R1 and R2. The output voltage is given by the
formula:

V

OUT

= V

ADJ

x (1 + (R1 / R2))

(1)

It is recommended that the values selected for R1 and R2 are such that the parallel value is less than 1.00
k

Ω

. This is to prevent internal parasitic capacitances on the ADJ pin from interfering with the F

Z

pole set

by R1 and C

FF

.

( (R1 x R2) / (R1 + R2) )

≤

1.00 k

Ω

(2)

lists some suggested, best fit, standard ±1% resistor values for R1 and R2, and a standard ±10%

capacitor values for C

FF

, for a range of V

OUT

values. Other values of R1, R2, and C

FF

are available that will

give similar results.

All trademarks are the property of their respective owners.

1

SNVA311B – March 2009 – Revised April 2013

Copyright © 2009–2013, Texas Instruments Incorporated