Texas Instruments CC2530ZDK-ZLL 数据表

RESET_N

Px.n

T0299-01

1

2

SWRS081B

–

APRIL 2009

–

REVISED FEBRUARY 2011

T

A

=

–

40

°

C to 125

°

C, VDD = 2 V to 3.6 V, unless otherwise noted.

System clock, f

SYSCLK

The undivided system clock is 32 MHz when crystal oscillator is used.
The undivided system clock is 16 MHz when calibrated 16-MHz RC

16

32

MHz

t

SYSCLK

= 1/f

SYSCLK

oscillator is used.

See item 1,

. This is the shortest pulse that is recognized as

a complete reset pin request. Note that shorter pulses may be

RESET_N low duration

1

μ

s

recognized but might not lead to complete reset of all modules within
the chip.

See item 2,

.This is the shortest pulse that is recognized as

Interrupt pulse duration

20

ns

an interrupt request.

12

©

2009

–

2011, Texas Instruments Incorporated

Product Folder Link(s):