Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 数据表

Description

Reset

Type

Name

Bit/Field

Pass Control Frames

These bits control the forwarding of all control frames (including unicast
and multicast PAUSE frames).

Description

Value

The MAC filters all control frames from reaching application.

0x00

MAC forwards all control frames except PAUSE control frames
to application even if they fail the address filter.

0x1

MAC forwards all control frames to application even if they fail
the address Filter.

0x2

MAC forwards control frames that pass the address Filter.

0x3

Note that the following conditions should be true for the PAUSE control
frames processing:

■

Condition 1: The MAC is in full-duplex mode and flow control is
enabled by setting the

RFE

bit of MAC Flow Control Register

(EMACFLOWCTL).

■

Condition 2: The destination address (DA) of the received frame
matches the special multicast address or the MAC Address 0
(EMACADDR0x) Register when the

UP

bit of the (EMACFLOWCTL)

is set.

■

Condition 3: The Type field of the received frame is 0x8808 and the
OPCODE field is 0x0001.

This

PCF

field should be set to 0x1 only when Condition 1 is true; that

is, the MAC is programmed to operate in the full-duplex mode and the

RFE

bit is enabled. Otherwise, the PAUSE frame filtering may be

inconsistent. When Condition 1 is false, the PAUSE frames are
considered as generic control frames. Therefore, to pass all control
frames (including PAUSE control frames) when the full-duplex mode
and flow control is not enabled, you should set the

PCF

field to 0x2 or

0x3 (as required by the application).

0x0

RW

PCF

7:6

Disable Broadcast Frames

When this bit is set, the address filtering module (AFM) filters all incoming
broadcast frames. In addition, it overrides all other filter settings.

Description

Value

Address filtering module passes all received broadcast frames.

0

Address filtering module filters all incoming broadcast frames.

1

0

RW

DBF

5

Pass All Multicast

When set, this bit indicates that all received frames with a multicast
destination address (DA) (first bit in the destination address field is 1)
are passed.

Description

Value

Filtering of multicast frame depends on

HMC

bit in this register.

0

All received frames with multicast DA are passed.

1

0

RW

PM

4