Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 数据表

This register specifies when updates to the

PWMnEN

bit in the PWMENABLE register are performed.

The

PWMnEN

bit enables the pwmA' or pwmB' output to be passed to the microcontroller's pin.

Updates can be immediate or locally or globally synchronized to the next synchronous update.

PWM Enable Update (PWMENUPD)

PWM0 base: 0x4002.8000
Offset 0x028
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

ENUPD0

ENUPD1

ENUPD2

ENUPD3

ENUPD4

ENUPD5

ENUPD6

ENUPD7

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x00

RO

reserved

31:16

MnPWM7

Enable Update Mode

Description

Value

Immediate

Writes to the

PWM7EN

bit in the PWMENABLE register are used

by the PWM generator immediately.

0x0

Reserved

0x1

Locally Synchronized

Writes to the

PWM7EN

bit in the PWMENABLE register are used

by the PWM generator the next time the counter is 0.

0x2

Globally Synchronized

Writes to the

PWM7EN

bit in the PWMENABLE register are used

by the PWM generator the next time the counter is 0 after a
synchronous update has been requested through the PWM
Master Control (PWMCTL) register.

0x3

0

RW

ENUPD7

15:14