Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 数据表

Each 4-bit field of the DMACHMAP3 register configures the μDMA channel assignment as specified
in Table 9-1 on page 709.

To support legacy software which uses the DMA Channel Assignment (DMACHASGN)
register, a value of 0x0 is equivalent to a DMACHASGN bit being clear, and a value of 0x1
is equivalent to a DMACHASGN bit being set.

DMA Channel Map Select 3 (DMACHMAP3)

Base 0x400F.F000
Offset 0x51C
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

CH28SEL

CH29SEL

CH30SEL

CH31SEL

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

CH24SEL

CH25SEL

CH26SEL

CH27SEL

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

μDMA Channel 31 Source Select

See Table 9-1 on page 709 for channel assignments.

0x00

RW

CH31SEL

31:28

μDMA Channel 30 Source Select

See Table 9-1 on page 709 for channel assignments.

0x00

RW

CH30SEL

27:24

μDMA Channel 29 Source Select

See Table 9-1 on page 709 for channel assignments.

0x00

RW

CH29SEL

23:20

μDMA Channel 28 Source Select

See Table 9-1 on page 709 for channel assignments.

0x00

RW

CH28SEL

19:16

μDMA Channel 27 Source Select

See Table 9-1 on page 709 for channel assignments.

0x00

RW

CH27SEL

15:12

μDMA Channel 26 Source Select

See Table 9-1 on page 709 for channel assignments.

0x00

RW

CH26SEL

11:8

μDMA Channel 25 Source Select

See Table 9-1 on page 709 for channel assignments.

0x00

RW

CH25SEL

7:4

μDMA Channel 24 Source Select

See Table 9-1 on page 709 for channel assignments.

0x00

RW

CH24SEL

3:0