Texas Instruments 0A Evaluation Module Featuring the TPS51117 Synchronous Buck Controller with D-CAP Mode TPS51117EVM TPS51117EVM 数据表

VBST

LL

V5DRV

1

EN_PSV

TON

PGOOD

DRVH

DRVL

VFB

VOUT

14

13

12

11

10

9

2

3

4

5

6

V5FILT

TRIP

7

8

GND

PGND

1

2

3

14

13

12

VBST

DRVH

LL

EN_PSV

TON

VOUT

4

5

6

7

11

10

9

8

TRIP

V5DRV

DRVL

PGND

V5FILT

VFB

PGOOD

GND

......................................................................................................................................

SLVS631B – DECEMBER 2005 – REVISED SEPTEMBER 2009

High-side NFET gate driver output. Source 5

Ω

, sink 1.5

Ω

LL-node referenced driver. Drive voltage

DRVH

13

O

corresponds to VBST to LL voltage.

Rectifying (low-side) NFET gate driver output. Source 5

Ω

, sink 1.5

Ω

PGND referenced driver. Drive voltage

DRVL

9

O

is V5DRV voltage.

Enable/power save pin. Connect to ground to disable SMPS. Connect to 3.3 V or 5 V to turn on SMPS and

EN_PSV

1

I

activate skip mode. Float to turn on SMPS but disable skip mode (forced continuous conduction mode).

GND

7

I

Signal ground pin.

LL

12

I/O

High-side NFET gate driver return. Also serves as anode of overcurrent comparator.

Ground return for rectifying NFET gate driver. Also cathode of overcurrent protection and source node of the

PGND

8

I/O

output discharge switch.

Power-good window comparator, open-drain, output. Pull up to 5-V rail with a pull-up resistor. Current

PGOOD

6

O

capability is 7.5 mA.

TON

2

I

On-time / frequency adjustment pin. Connect to LL with 100-k

Ω

to 600-k

Ω

resistor.

Overcurrent trip point set input. Connect resistor from this pin to signal ground to set threshold for both

TRIP

11

I

overcurrent and negative overcurrent limit.

Supply input for high-side NFET gate driver (boost terminal). Connect capacitor from this pin to LL-node. An

VBST

14

I

internal PN diode is connected between V5DRV to this pin. Designer can add external schottky diode if
forward drop is critical to drive the power NFET.

VFB

5

I

SMPS voltage feedback input. Connect the resistor divider here for adjustable output.

Connect to SMPS output. This terminal serves two functions: output voltage monitor for on-time adjustment,

VOUT

3

I

and input for the output discharge switch.

5-V Power supply input for FET gate drivers. Internally connected to VBST by a PN diode. Connect 1

μ

F or

V5DRV

10

I

more between this pin and PGND to support instantaneous current for gate drivers.

5-V Power supply input for all the control circuitry except gate drivers. Supply 5-V ramp rate should be 17

V5FILT

4

I

mV/

μ

s or less and T

j

< 85°C to secure safe start-up of the internal reference circuit. Apply RC filter consists of

300

Ω

+ 1

μ

F or 100

Ω

+ 4.7

μ

F at the pin input.

Copyright © 2005–2009, Texas Instruments Incorporated

5

Product Folder Link(s) :