Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 数据表

Recommended Procedure to Switch from Slow Clock Mode to Normal Mode or from Normal Mode to Slow 

Clock Mode 

The SMC supports asynchronous burst reads in page mode, providing that the page mode is

enabled in the MODE register (PMEN field). The page size must be configured in the MODE

register (PS field) to 4, 8, 16 or 32 bytes. 
The page defines a set of consecutive bytes into memory. A 4-byte page (resp. 8-, 16-, 32-byte

page) is always aligned to 4-byte boundaries (resp. 8-, 16-, 32-byte boundaries) of memory. The

MSB of data address defines the address of the page in memory, the LSB of address define the

address of the data in the page as detailed in 

With page mode memory devices, the first access to one page (t

pa

) takes longer than the subse-

quent accesses to the page (t

sa

) as shown in 

. When in page mode, the SMC

enables the user to define different read timings for the first access within one page, and next

accesses within the page. 

Notes: 1. A denotes the address bus of the memory device

2. For 16-bit devices, the bit 0 of address is ignored. For 32-bit devices, bits [1:0] are ignored.

shows the NRD and NCS timings in page mode access. 

CLK_SMC

Slow Clock Mode

Internal signal from PM

A[25:2]

NBS0, NBS1,

A0, A1

NWE

NCS

1

1

SLOW CLOCK MODE WRITE

2

3

2

IDLE STATE

Reload Configuration

Wait State

NORMAL MODE WRITE

1

Page Address and Data Address within a Page

Data Address in the Page

4 bytes

A[25:2]

A[1:0]

8 bytes

A[25:3]

A[2:0]

16 bytes

A[25:4]

A[3:0]

32 bytes

A[25:5]

A[4:0]

32058K

AVR32-01/12